深圳市維動(dòng)智芯科技有限公司專(zhuān)注PCB抄板解密行業(yè)10余年，維動(dòng)智芯全程負(fù)責(zé)你的電子制造過(guò)程，包括從原材料供應(yīng)鏈選擇、PCB抄板、質(zhì)量檢驗(yàn)到運(yùn)輸交付的所有環(huán)節(jié)。

描述：

PIC12(L)F1571/2 微控制器將 16 位 PWM 和模擬功能相結(jié)合，適用于各種應(yīng)用。
這些設(shè)備提供三個(gè)帶有獨(dú)立定時(shí)器的 16 位 PWM，適用于需要高分辨率的應(yīng)用，例如 LED 照明、步進(jìn)電機(jī)、電源和其他通用應(yīng)用。核心獨(dú)立外設(shè)（16 位 PWM、互補(bǔ)波形發(fā)生器）、增強(qiáng)型通用同步異步接收器收發(fā)器 (EUSART) 和模擬（ADC、比較器和 DAC）支持閉環(huán)反饋和通信，可用于多個(gè)細(xì)分市場(chǎng)。EUSART 外設(shè)支持 LIN 等應(yīng)用的通信。
 

核心特性：

• C 編譯器優(yōu)化的 RISC 架構(gòu)
• 僅 49 條指令
• 運(yùn)行速度：
- DC – 32 MHz 時(shí)鐘輸入
- 125 ns 最小指令周期
• 中斷功能
• 16 級(jí)深度硬件堆棧
• 兩個(gè) 8 位定時(shí)器
• 一個(gè) 16 位定時(shí)器
• 使用 16 位 PWM 可提供三個(gè)額外的 16 位定時(shí)器
• 上電復(fù)位 (POR)
• 上電定時(shí)器 (PWRT)
• 低功耗欠壓復(fù)位 (LPBOR)
• 可編程看門(mén)狗定時(shí)器 (WDT)，最長(zhǎng) 256s
• 可編程代碼保護(hù)
內(nèi)存：
• 高達(dá) 3.5 KB 的閃存程序存儲(chǔ)器
• 高達(dá) 256 字節(jié)的數(shù)據(jù) SRAM 存儲(chǔ)器
• 直接、間接和相對(duì)尋址模式
• 高耐用性閃存數(shù)據(jù)存儲(chǔ)器 (HEF)
- 如果是非易失性數(shù)據(jù)存儲(chǔ)，則為 128 字節(jié)
- 100k 次擦寫(xiě)周期
工作特性：
• 工作電壓范圍：
- 1.8V 至 3.6V (PIC12LF1571/2)
- 2.3V 至 5.5V (PIC12F1571/2)
• 溫度范圍：
- 工業(yè)級(jí)：-40°C 至 +85°C
- 擴(kuò)展級(jí)：-40°C 至 +125°C
• 內(nèi)部電壓參考模塊
• 通過(guò)兩個(gè)引腳進(jìn)行在線串行編程™ (ICSP™)
超低功耗 (XLP) 特性：
• 休眠模式：20 nA @ 1.8V，典型值
• 看門(mén)狗定時(shí)器：260 nA @ 1.8V，典型值
• 工作電流：
- 30 ?A/MHz @ 1.8V，典型值
數(shù)字外設(shè)：
• 16 位 PWM：
- 三個(gè) 16 位 PWM，具有獨(dú)立的定時(shí)器
- 多種輸出模式（邊沿對(duì)齊、
中心對(duì)齊、設(shè)置和切換寄存器匹配）
- 用戶設(shè)置相位、占空比、周期、
偏移和極性
- 16 位定時(shí)器功能
- 根據(jù)定時(shí)器匹配生成中斷
帶有偏移、占空比、周期和相位
寄存器
• 互補(bǔ)波形發(fā)生器 (CWG)：
- 上升沿和下降沿死區(qū)控制
- 多個(gè)信號(hào)源
• 增強(qiáng)型通用同步異步
接收器收發(fā)器 (EUSART)：
- 支持 LIN 應(yīng)用
設(shè)備 I/O 端口功能：
• 六個(gè) I/O
• 可單獨(dú)選擇的弱上拉
• 具有邊沿可選選項(xiàng)的電平變化中斷引腳選項(xiàng)
具有高精度 16 位 PWM 的 8 引腳 MCU
 
模擬外設(shè)：
• 10 位模數(shù)轉(zhuǎn)換器 (ADC)：
- 最多四個(gè)外部通道
- 轉(zhuǎn)換休眠期間可用
• 比較器：
- 低功耗/高速模式
- (非) 反相
輸入端的固定電壓參考
- 比較器輸出可從外部訪問(wèn)
- 與 Timer1 時(shí)鐘源同步
- 軟件滯后使能
• 5 位數(shù)模轉(zhuǎn)換器 (DAC)：
- 5 位分辨率，軌到軌
- 正參考選擇
- 無(wú)緩沖 I/O 引腳輸出
- 內(nèi)部連接至 ADC 和
比較器
• 電壓參考：
- 固定電壓參考，輸出電平為 1.024V、2.048V
和 4.096V
 

引腳圖

8 引腳 PDIP、SOIC、DFN、MSOP、UDFN
 

核心邏輯圖

 
 

芯片封裝模式